Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e Manuel d'utilisateur télécharger pdf (Page 118)

PDI Description

III-106 Slave Controller – IP Core for Xilinx FPGAs

10.5.4 Timing specifications

Table 58: OPB timing characteristics

Parameter

Min

Max

Comment

OPB bus clock factor

Clk

MHz25*N

40 ns

OPB bus clock

(OPB clock frequency: N*25 MHz)

Read

440 ns

a) 560 ns

ns80

ns560 

32 Bit read access time

a) N=1

b) N>1

280 ns

a) 400 ns

ns80

ns400 

16 Bit read access time

a) N=1

b) N>1

200 ns

a) 320 ns

ns80

ns320 

8 Bit read access time

a) N=1

b) N>1

Write

360 ns

a) 440 ns

ns80

ns440 

32 Bit write access time

a) N=1

b) N>1

200 ns

a) 280 ns

ns80

ns280 

16 Bit write access time

a) N=1

b) N>1

120 ns

a) 200 ns

ns80

ns200 

8 Bit write access time

a) N=1

b) N>1

EtherCAT IP Core: time depends on synthesis results

1 2 ... 113 114 115 116 117 118 119 120 121 122 123 124 125 126

Commentaires sur ces manuels

Pas de commentaire

Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e Manuel d'utilisateur Page 118

Commentaires sur ces manuels

Produits connexes et manuels pour Équipement Beckhoff EtherCAT IP Core for Xilinx FPGAs v2.04e