Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Manuel d'utilisateur Page 109

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 144
  • Table des matières
  • MARQUE LIVRES
  • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 108
PDI Description
Slave Controller IP Core for Xilinx FPGAs III-97
OUTVALID
DATA
t
DATA_to _OUTVALID
Output DATA
t
OUTVALID
t
OE_EXT_to _DATA_inv alid
OE_EXT
WD_TRIG
t
WD_TRIG
t
DATA_to _WD_TRIG
t
output_event_delay
t
DATA_to _SYNC
SYNC0/1
Zero or High-Impedance
Figure 42: Digital Output timing
OUTVALID
t
OUT_ENA_valid
t
OUT_ENA_invalid
t
OUTVALID
OUT_ENA
Figure 43: OUT_ENA timing
Vue de la page 108
1 2 ... 104 105 106 107 108 109 110 111 112 113 114 ... 143 144

Commentaires sur ces manuels

Pas de commentaire