Beckhoff EtherCAT IP Core for Altera FPGAs v3.0.10 Manuel d'utilisateur Page 138

  • Télécharger
  • Ajouter à mon manuel
  • Imprimer
  • Page
    / 141
  • Table des matières
  • MARQUE LIVRES
  • Noté. / 5. Basé sur avis des utilisateurs
Vue de la page 137
Synthesis Constraints
III-126 Slave Controller IP Core for Altera FPGAs
Signal
Requirement
Value
Clock reference
Description
RGMII_TX_CTL0-3
RGMII_TX_DATA0-
3[3:0]
Clock-to-Pin
a) min
b) max
a)
b)
RGMII_TX_CLK
0-2 (both edges)
Depending on TX_CLK delay option,
RGMII spec. requirement
Other signals, especially
PDI signals
application dependent
Vue de la page 137
1 2 ... 133 134 135 136 137 138 139 140 141

Commentaires sur ces manuels

Pas de commentaire